دستور ASSERT در VHDL

دستور ASSERT دستور بسیار مفیدی برای گزارش رشته های متنی به طراح است. دستور ASSERT درست یا نادرست بودن مقدار یک عبارت بولی را بررسی می کند. اگر مقدار درست باشد، دستور هیچ کاری انجام نمی دهد. اگر مقدار نادرست باشد، دستور ASSERT یک رشته متنی مشخص شده توسط کاربر را به ترمینال خروجی استاندارد می فرستد.

 
Learning VHDL
 



ادامه نوشته
ارسال شده در : بخش الکترونیک
سیستم های چند پردازنده ای

اغلب سیستم های امروزی تک پردازنده ای هستند. یعنی فقط یک CPU دارند.

اما سیستم های چند پردازنده (که سیستم های موازی یا سیستم های اتصال قوی هم نام دارند)، در حال رشد هستند.

سیستم های چند پردازنده ای، چندین CPU دارند که ارتباط نزدیکی با هم داشته و از BUS کامپیوتر (درگاه)، ساعت و حتی حافظه و دستگاه های جانبی به طور اشتراکی استفاده میکنند.

سیستم های چند پردازنده ای



ادامه نوشته
ارسال شده در : بخش کامپیوتر
دستور ترتیبی EXIT در VHDL

در طی اجرای یک دستور LOOP ممکن است به خروج از حلقه نیاز باشد. دلیل این موضوع می تواند وقوع یک خطای مهم در هنگام اجرای مدل و زودتر تمام شدن تمام پردازش ها باشد.

 
آموزش VHDL
 



ادامه نوشته
ارسال شده در : بخش الکترونیک
معماری شبکه های تاخیر پذیر

فرض اینترنت این است که در تمام طول مدت یک اتصال، همیشه یک مسیر انتها-به-انتها بین مبدأ و مقصد وجود دارد. (DTN میکوشد تا از این فرض رها شویم!)

وقتی چنین اتصالی مهیا نباشد، پروتکل های سنتی اینترنت دیگر قادر به ادامه کار نیستند.

معماری شبکه تاخیر پذیر



ادامه نوشته
ارسال شده در : بخش کامپیوتر
 
 
  دکتری تخصصی برق الکترونیک
طراح مدارهای الکترونیکی
انتقال تصویر (وایرلس و اینترنت) - نورپردازی
E_mail: electronic@sabzelco.ir
Tel: 09371336025 & 09150462401
طراح و برنامه نویس سایت و نرم افزار
جهت سفارش طراحی یا خرید نرم افزار
طراحی و برنامه نویسی سایت و پرتال
تماس بگیرید :
E_mail: computer@sabzelco.ir
Tel: 09371974233