سایت تخصصی الکترونیک و کامپیوتر
 
 
 
مشکلات تخصیص همزمان سیگنال در VHDL

یکی از مشکلاتی که اغلب طراحان در استفاده از دستورات انتساب سیگنال ترتیبی با آن مواجه می شوند این است که مقدار تخصیص یافته در آخرین انتساب بی درنگ ظاهر نمی شود. اگر طراح به مقدار جدید نیاز داشته باشد این مهم می تواند باعث رفتار نادرست مدل شود.

 
Learning VHDL
 



ادامه نوشته
ارسال شده در : بخش الکترونیک
سیستم های اطلاعاتی توزیع شده

یکی دیگر از گروه های مهم سیستم های توزیعی در سازمان هایی مشاهده میشود که گرچه با مجموعه ای از برنامه های کاربردی شبکه شده سر و کار دارند، اما قابلیت کار با هم برای آنها تجربه ای بسیار سخت است.

سیستم های اطلاعات توزیعی



ادامه نوشته
ارسال شده در : بخش کامپیوتر
دستور ترتیبی WAIT در VHDL

طرح با استفاده از دستور WAIT می تواند اجرای متوالی پروسس یا زیربرنامه را معلق کند. شرایط از سرگیری اجرای پروسس یا زیربرنامه معلق شده به یکی از سه روش زیر مشخص می شود:

انتظار روی تغییرات سیگنال (WAIT ON)

انتظار تا درست ارزیابی شدن یک عبارت (WAIT UNTIL)

انتظار برای زمانی مشخص (WAIT FOR)

 
learning VHDL



ادامه نوشته
ارسال شده در : بخش الکترونیک
مدیریت پروژه های فناوری اطلاعات

مدیریت پروژه از متداول ترین انواع مدیریت هاست. اکثر کارها در صنابع مختلف به صورت پروژه انجام میگیرد و برای هر پروژه یک مدیر جهت انجام امور مدیریتی در نظر گرفته میشود.

مدیریت پروژه فناوری اطلاعات



ادامه نوشته
ارسال شده در : بخش کامپیوتر
دستور ASSERT در VHDL

دستور ASSERT دستور بسیار مفیدی برای گزارش رشته های متنی به طراح است. دستور ASSERT درست یا نادرست بودن مقدار یک عبارت بولی را بررسی می کند. اگر مقدار درست باشد، دستور هیچ کاری انجام نمی دهد. اگر مقدار نادرست باشد، دستور ASSERT یک رشته متنی مشخص شده توسط کاربر را به ترمینال خروجی استاندارد می فرستد.

 
Learning VHDL
 



ادامه نوشته
ارسال شده در : بخش الکترونیک
سیستم های چند پردازنده ای

اغلب سیستم های امروزی تک پردازنده ای هستند. یعنی فقط یک CPU دارند.

اما سیستم های چند پردازنده (که سیستم های موازی یا سیستم های اتصال قوی هم نام دارند)، در حال رشد هستند.

سیستم های چند پردازنده ای، چندین CPU دارند که ارتباط نزدیکی با هم داشته و از BUS کامپیوتر (درگاه)، ساعت و حتی حافظه و دستگاه های جانبی به طور اشتراکی استفاده میکنند.

سیستم های چند پردازنده ای



ادامه نوشته
ارسال شده در : بخش کامپیوتر
دستور ترتیبی EXIT در VHDL

در طی اجرای یک دستور LOOP ممکن است به خروج از حلقه نیاز باشد. دلیل این موضوع می تواند وقوع یک خطای مهم در هنگام اجرای مدل و زودتر تمام شدن تمام پردازش ها باشد.

 
آموزش VHDL
 



ادامه نوشته
ارسال شده در : بخش الکترونیک
 
 
  دکتری تخصصی برق الکترونیک
طراح مدارهای الکترونیکی
برنامه نویس انواع میکروها
مشاوره و اجرای لینک های وایرلس
پیاده سازی سیستم های مبتنی بر شبکه
E_mail: electronic@sabzelco.ir
Tel: 09150462401
توسعه دهنده برنامه های سمت سرور

طراحی و برنامه نویسی سایت و پرتال های حرفه ای

E_mail: computer@sabzelco.ir
Tel: 09371974233