مقایسه انتساب سیگنال و انتساب متغیر در VHDL

نخستین دستور در پروسس یک انتساب متغیر است که مقداری به متغیر temp تخصیص می دهد. در مطالب آشنایی با مدل سازی رفتاری در VHDL بررسی کردیم که چگونه سیگنال ها مقادیری را پس از یک زمان مشخص یا یک تاخیر دلتا دریافت می کنند. انتساب متغیر بی درنگ در هنگام اجرای دستور اتفاق می افتد.
learning VHDL



ادامه نوشته
ارسال شده در : بخش الکترونیک
رمزنگاری اطلاعات

کلمه Cryptography (رمزنگاری) برگرفته از لغات یونانی به معنای “محرمانه نوشتن متون” است.

رمزنگاری بیشینه ای طولانی و درخشان دارد که به هزاران سال قبل باز میگردد.

در این مطلب قصد داریم به بررسی تئوری و اطلاعات مورد نیاز اولیه جهت فهم روش های رمزنگاری در حوزه امنیت اطلاعات بپردازیم.

رمزنگاری اطلاعات



ادامه نوشته
ارسال شده در : بخش کامپیوتر
دستورات ترتیبی در VHDL

در مطالب قبلی، مدل سازی رفتاری با استفاده از دستورات همزمان را بررسی و درباره دستورات انتساب سیگنال همزمان و نیز دستورات بلوکی صحبت کردیم. در این مطلب به دستورات ترتیبی می پردازیم. این دستورات به طور متوالی و یکی پس از دیگری اجرا می شوند. بیشتر زبان های برنامه نویسی از قبیل C و C++ این نوع رفتار را پشتیبانی می کنند. در حقیقت VHDL املای دستورات ترتیبی خود را از ADA گرفته است.

Learning VHDL



ادامه نوشته
ارسال شده در : بخش الکترونیک
امنیت شبکه های کامپیوتری

در چند دهه اولیه پیدایش سیستم های کامپیوتری، از شبکه های کامپیوتری بیشتر توسط پژوهشگران دانشگاه و برای ارسال نامه های الکترونیکی و یا توسط کارمندان شرکت ها برای به اشتراک گذاری چاپگر استفاده میشد.

در چنین شرایطی امنیت شبکه های کامپیوتری اهمیت چندانی نداشت. در حالی که امروزه میلیون ها نفر از مردمان عادی از شبکه های کامپیوتری جهت انجام امور بانکی، معاملات و خرید و فروش های خود استفاده میکنند و امنیت شبکه به عنوان یک مسئله اساسی پدیدار شده است.

امنیت شبکه های کامپیوتری



ادامه نوشته
ارسال شده در : بخش کامپیوتر
دستورات بلوکی در برنامه نویسی VHDL

بلوک ها یک سازوکار تقسیم در VHDL می باشند که به طراح اجازه می دهند نواحی مدل را به طور منطقی گروه بندی کند. بلوک ها مشابه نقشه شماتیک در یک سیستم ورود شماتیک می باشند. در یک سیستم ورود شماتیک معمولی، سطح یا قسمتی از طرح را می توان با چند نقشه شماتیک نشان داد. دلیل تقسیم بندی طرح ممکن است استانداردهای طراحی C در مورد تعداد قطعات مجاز بر روی یک نقشه، یا تقسیم بندی قابل فهم تر از نظر طراح باشد.

learning VHDL

 



ادامه نوشته
ارسال شده در : بخش الکترونیک
فرآیند و تکنیک های توسعه نرم افزار

نرم افزار به عنوان پایه و اساس بسیاری از پروژه های فناوری اطلاعات در نظر گرفته میشود و اکثر پروژه های فناوری اطلاعات شامل توسعه نرم افزار بوده و حتی در بعضی از پروژه ها، توسعه نرم افزار به عنوان فعالیت اصلی پروژه در نظر گرفته میشود.

تکنیک های توسعه نرم افزار



ادامه نوشته
ارسال شده در : بخش کامپیوتر
ژنریک ها در برنامه نویسی VHDL

ژنریک ها سازوکارهای عمومی ارسال اطلاعات به یک موجودیت می باشند. این اطلاعات می توانند از انواع مجاز در VHDL باشند.

طراح چه اطلاعاتی را به یک موجودیت ارسال می کند؟ بدیهی ترین و شاید پرکاربردترین اطلاعات ارسالی به موجودیت زمان های تاخیر صعود و نزول قطعه ای است که مدل سازی می شود.

learning VHDL



ادامه نوشته
ارسال شده در : بخش الکترونیک
 
 
  دکتری تخصصی برق الکترونیک
طراح مدارهای الکترونیکی
برنامه نویس انواع میکروها
مشاوره و اجرای لینک های وایرلس
پیاده سازی سیستم های مبتنی بر شبکه
E_mail: electronic@sabzelco.ir
Tel: 09150462401
توسعه دهنده برنامه های سمت سرور

طراحی و برنامه نویسی سایت و پرتال های حرفه ای

E_mail: computer@sabzelco.ir
Tel: 09371974233